內(nèi)存的新時代要來了。

從最早的作為焊接在主板上的IC電子元件，到更為人性化的“插拔式”內(nèi)存條，內(nèi)存條的發(fā)展也經(jīng)歷了從SIMM(單列直插式內(nèi)存模塊)、EDO DRAM(擴展數(shù)據(jù)輸出內(nèi)存)、SDRAM(同步動態(tài)隨機存取內(nèi)存)到DDR(雙倍速率同步動態(tài)隨機存儲器)這幾個階段的技術(shù)革新，DDR作為一種在性能與成本之間折中的解決方案，從一出生就占據(jù)著明顯優(yōu)勢，并經(jīng)歷了DDR2、DDR3、DDR4的更迭，但與此同時也迎來了新的問題。

DRAM內(nèi)存升級之路漫漫

從本質(zhì)上講，內(nèi)存分為作為程序運行的空間(DRAM)和存儲數(shù)據(jù)的空間(NAND)兩個用途，但在現(xiàn)階段，單位價格的增長容量緩慢和速度跟不上CPU、由于在每個時鐘周期內(nèi)要給小電容重新放電造成的能耗過高的問題，成為了商業(yè)用戶的心頭之痛，無論是數(shù)據(jù)中心、高性能計算還是運營商網(wǎng)絡(luò)，DRAM的這些問題都帶來了不小的麻煩。DRAM的技術(shù)瓶頸無法滿足日益增長的容量速度功耗需求。

基于DRAM本身的局限性，DDR的進步也比較緩慢，從DDR3到DDR4的進步足足花了5年有余，而市面上“最新”的DDR4，也是在2012年開始發(fā)布第一版的。得益于半導(dǎo)體工藝的進步，在今年7月份，JEDEC固態(tài)技術(shù)協(xié)會也是發(fā)布了下一個主流存儲器標準DDR5 SDRAM的最終規(guī)范，這可謂是千呼萬喚始出來，同時也標志著存儲器開發(fā)的又一個重要里程碑。

JEDEC發(fā)布DDR5規(guī)范

雖然按照JEDEC原本的計劃，DDR5的最終規(guī)范本應(yīng)該在前年推出，但絲毫沒有影響DDR5最終規(guī)范的重要性，與之前的每次迭代更新一樣，DDR5的內(nèi)存密度和速度再次得到了更新。單個存儲芯片達到了64Gbit的密度，相較DDR4的最大16Gbit密度提升了3倍;最大內(nèi)存速度為6.4Gbps，是DDR4的兩倍;Burst Length從8n增加到16n這樣在時鐘頻率不變的情況下可以實現(xiàn)帶寬翻倍。

DDR5可以使系統(tǒng)通道數(shù)再翻倍

與此同時，DDR5也有一些新特性，例如I/O和CA通道的訓(xùn)練模式、DFE、On-die ECC等功能，都是對服務(wù)器、數(shù)據(jù)中心等等的重大利好，但這些這也將帶來更多的設(shè)計、測試和兼容挑戰(zhàn)。預(yù)計到2023年上半年，DDR5將成為主流的DRAM技術(shù)，基于新標準的硬件將在服務(wù)器級別開始采用，然后再推廣到客戶端PC和其他設(shè)備。美光首席架構(gòu)師、高級技術(shù)成員、JEDEC理事會成員Frank Ross表示，DDR5標準為業(yè)界提供了主存性能方面的關(guān)鍵進步，使下一代計算能夠?qū)?shù)據(jù)轉(zhuǎn)化為對云、企業(yè)、網(wǎng)絡(luò)、高性能計算和人工智能應(yīng)用的洞察力。

美光首席架構(gòu)師、高級技術(shù)成員、JEDEC理事會成員Frank Ross

而上文曾提到的能耗過高的問題也有望在DDR5時代得到解決，DDR5的Vdd從DDR4的1.2V降低到了1.1V，性能得到了翻倍，從而降低了每bit的功耗。IT行業(yè)不斷增長的能源需求是一個日益嚴重的問題。之前曾有數(shù)據(jù)預(yù)測到2030年，IT 技術(shù)和通信技術(shù)將消耗全20%的電力，而這會隨著人工智能、區(qū)塊鏈和大數(shù)據(jù)等高性能應(yīng)用消耗越來越多的能量而不斷增加。例如，訓(xùn)練一個人工智能模型，其碳排放量是美國普通汽車平均壽命期內(nèi)(包括制造過程)排放的5倍。對于那些注重氣候和預(yù)算的企業(yè)來說，DDR5不僅可以節(jié)省數(shù)據(jù)中心的運營成本，同時也讓他們無需擔心能耗過高的問題。

相比DDR4，DDR5的VDD降低到了1.1V

作為一家創(chuàng)新內(nèi)存和存儲解決方案的廠商，美光在今年1月份宣布將開始出貨DDR5寄存型 DIMM (RDIMM)，以第三代的10納米級1z納米制程打造(1z納米制程大概位于12到14nm節(jié)點之間)，ECC DIMM規(guī)格，頻率DDR5-4800，相較DDR4-3200存儲器性能提升了87%，從而應(yīng)對下一代服務(wù)器負載。

如同以往一樣，每次制定新的DRAM標準時，必須要克服很多挑戰(zhàn)才能開發(fā)出性能過硬的解決方案，美光從一組與性能、功耗和特性相關(guān)的目標開始入手，將每個目標與其他目標進行對比分析，以找到架構(gòu)的“最佳應(yīng)用點”。同樣地，在設(shè)計復(fù)雜性、功耗和性能方面，美光的設(shè)計和驗證團隊、架構(gòu)專家和產(chǎn)品工程團隊在DDR5的定義和開發(fā)過程中，通過加強協(xié)作來設(shè)計電路和系統(tǒng)，并進行全面的仿真和數(shù)據(jù)分析，最終得到了相對完善的設(shè)計。

為了實現(xiàn)較高的目標寬帶，美光結(jié)合了DFE等新特性，目的是使系統(tǒng)能夠在所要求的信號和時序余量下工作。為了提高可靠性并支持將來的DRAM擴展，美光在設(shè)計過程中增加了硅片糾錯碼，從而可以對很多不同的方案進行評估以促進最優(yōu)實現(xiàn)。而一些其他從DDR4升級到DDR5的新特性，例如使用單周期對比雙周期命令，以及增加命令總線帶寬等，則需要在功耗和復(fù)雜性之間進行權(quán)衡，最終采用了新的刷新模式來提高數(shù)據(jù)總線的利用率，但增加了復(fù)雜性。

美光年初出貨DDR5寄存型DIMM

當前快速擴展的數(shù)據(jù)集和計算密集型應(yīng)用程序?qū)е碌母呒壒ぷ髫撦d促進了處理器內(nèi)核數(shù)量的增長，而當前的DRAM技術(shù)難以滿足其帶寬需求。DDR5對由指數(shù)級數(shù)據(jù)增長驅(qū)動的下一代應(yīng)用，例如大數(shù)據(jù)、高性能計算、人工智能和機器學(xué)習(xí)應(yīng)用十分有利。在Frank Ross看來，為了處理流經(jīng)這些應(yīng)用的大量數(shù)據(jù)，服務(wù)器和數(shù)據(jù)中心基礎(chǔ)設(shè)施需要更大的內(nèi)存帶寬，而這是前幾代DRAM做不到的。隨著數(shù)據(jù)的爆炸式增長，從這些數(shù)據(jù)中心工作負載中實現(xiàn)價值并提取價值的關(guān)鍵在于DDR5可以提供性能更高、密度更大、質(zhì)量更好的內(nèi)存。

DDR5與前幾代DDR內(nèi)存性能對比

為了確保合作伙伴能夠隨時獲得他們所需的技術(shù)信息和產(chǎn)品來消除采用DDR5時可能遇到的障礙，今年7月美光啟動了一項綜合的技術(shù)賦能計劃(Technology Enablement Program, TEP)，在該項計劃中，之前采用DDR4的企業(yè)可以隨時獲得過渡到DDR5時所需要的的資源。隨著商用DDR5支持平臺的推出，美光也將提供DDR5顆粒和模組的指南，從而幫助企業(yè)根據(jù)實際需求選擇和驗證合適的美光DDR5產(chǎn)品。

美光啟動DDR5賦能計劃

加入到賦能計劃的合作伙伴，除了可以得到美光提供的物理樣片之外，還可以得到電氣和熱模型、行為/功能模型、信號完整性模型和生態(tài)系統(tǒng)支持。從而提升服務(wù)器平臺和嵌入式系統(tǒng)的開發(fā)。美光計算與網(wǎng)絡(luò)事業(yè)部業(yè)務(wù)發(fā)展總監(jiān)Jim Jardine稱：“在DDR5生命周期的這一階段，我們不僅重視為合作伙伴提供美光產(chǎn)品相關(guān)的信息和資源，更重視在合作伙伴與生態(tài)系統(tǒng)之間建立聯(lián)系，這些生態(tài)系統(tǒng)的合作伙伴可以幫助設(shè)計DDR5接口和控制器，例如Cadence、Montage、Rambus、Renesas和Synopsys等企業(yè)。”

美光計算與網(wǎng)絡(luò)事業(yè)部業(yè)務(wù)發(fā)展總監(jiān)Jim Jardine

與任何新生技術(shù)一樣，DDR5整個的生態(tài)系統(tǒng)也需要時間并整合產(chǎn)品和解決方案。美光方面認為其專長、知識和帶頭作用有助于指導(dǎo)合作伙伴采用 DDR5。其TEP計劃和全球布局規(guī)模使得合作伙伴更容易參與其中。美光的賦能計劃旨在為這些合作伙伴提供一種智能的方式來實現(xiàn)自助服務(wù)，例如方便的獲取電氣和熱模型、數(shù)據(jù)手冊和培訓(xùn)材料，以便他們能夠以適合自己的速度向前推進。

作為DDR4的后繼者，DDR5是下一代同步動態(tài)隨機存取存儲器。從DDR4到DDR5的跨越是一個更大的飛躍，在需要更多帶寬的驅(qū)動下，DDR5性能更強、可擴展性更高、支持密度更高，在引領(lǐng)大數(shù)據(jù)和AI時代方面，牢固地占據(jù)了一席之地。美光作為較早做出DDR5規(guī)劃的廠商，不僅早早將DDR5納入路線圖，并在今年推出了1z納米制程DDR5寄存型 DIMM，并計劃在未來陸續(xù)推出1α和1β納米制程。在可預(yù)見的未來數(shù)年來，無論是技術(shù)還是產(chǎn)品方面，DDR5的成熟終將為存儲市場再次注入新的生命力。