AMD已經(jīng)官方披露了Zen4架構(gòu)的規(guī)劃，包括消費級的銳龍、數(shù)據(jù)中心級的霄龍，都是5nm工藝。

Zen4產(chǎn)品在桌面命名為銳龍7000系列(Raphael)，新的AM5 LGA1718封裝接口，支持雙通道DDR5、PCIe 5.0，下半年發(fā)布。

在數(shù)據(jù)中心則是霄龍7004系列(Genoa)，新的SP5 LGA6096封裝接口，最多96核心192線程，支持12通道DDR5、128條PCIe 5.0，下半年登場。

還有個衍生版Zen4c(Bergamo)，針對云服務(wù)優(yōu)化，最多128核心256線程，明年初推出。

日前我們曾見過一張Zen4霄龍的諜照，但只有正面?，F(xiàn)在新的諜照來了，正方面都有。

這也是第一次看到新的SP4 LGA6096封裝接口，密密麻麻的6096觸點，分成了四組，每一組都是1524個，這已經(jīng)比AM3接口的針腳數(shù)(1331個)都要多了。

事實上，SP5接口的針腳/觸點定義、安裝支架結(jié)構(gòu)，早在去年就隨著某廠商被黑而泄露了。

這顆樣品是入門的16核心32線程，最高加速頻率3.7GHz，熱設(shè)計功耗195W，但只是樣品規(guī)格，不代表最終SKU。

更有趣的是，同時爆出的還有X光下的照片，可以看到內(nèi)部三顆芯片：居中大的是負責(zé)輸入輸出的IOD，左右各有一顆CCD，顯然每顆只有8個核心。

如果要湊夠96個核心，那就得12顆CCD，這和AMD此前公布的示意圖布局完全相符。